

SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Patent Number:

JP63012152

Publication date:

1988-01-19

Inventor(s):

TSUKAMOTO KATSUHIRO; others: 03

Applicant(s):

MITSUBISHI ELECTRIC CORP

Requested Patent:

JP63012152

Application Number: JP19860156551 19860702

Priority Number(s):

IPC Classification:

H01L21/88; H01L29/46; H01L29/78

EC Classification:

Equivalents:

Abstract

PURPOSE:To decrease resistance and to improve chemical resistance, by using a double-layer structure, which comprises a high-melting-point metal silicide and a high-melting-point metal nitride, carbide or boride that are formed on the upper part of polycrystalline Si, as a gate electrode or an internal interconnection. CONSTITUTION: After an insulating film 2 and polycrystalline Si 3 are formed on the surface of an Si substrate 1, metallic titanium 8 is deposited. Then, heat treatment is performed in an nitrogen atmosphere or an ammonia atmosphere, and titanium silicide 4 and titanium nitride 7 are formed. Patterning is performed by using photoengraving technology. An Al interconnection 6 is provided thereon. Thus a gate electrode or an internal interconnection layer characterized by low sheet resistance and excellent chemical resistance can be formed.

Data supplied from the esp@cenet database - 12

⑩ 日本 国特許庁(JP)

① 特許出願公開

⑩ 公開特許公報(A) 昭63-12152

@Int.Cl.4	識別記号	庁内整理番号		43公開	昭和63年(1988)1月19日
H 01 L 21/88 29/46 29/78	3 0 1	R-6708-5F D-7638-5F P-8422-5F	審査請求	未請求	発明の数 2 (全6頁)

母発明の名称 半導体装置およびその製造方法

②特 願 昭61-156551

②出 願 昭61(1986)7月2日

母発	明	者	塚	本	克	博	兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・ エス・アイ研究所内
母発	明	者	图	本		郎	兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・
砂発	明	者	大	崎	明	彦	エス・アイ研究所内 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・
②発	明	者	滑	水	雅	裕	エス・アイ研究所内 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・
①出	頣	人	Ξ	菱 電	機株式会	社	エス・アイ研究所内 東京都千代田区丸の内 2 丁目 2 番 3 号
创代	理	人	弁理	里士	大岩 增	雄	外2名

明細咨

1. 発明の名称

半導体装置およびその製造方法

2. 特許請求の範囲

(1)多結晶シリコンの上部に高融点金属シリサイド と高融点金属の窒化物、炭化物又は硼化物とから 成る2層構造を形成し、この2層構造をゲート電 極又は内部配線としたことを特徴とする半導体装 置。

(2) 高融点シリサイドとしてチタン・シリサイド、クンタル・シリサイド、ジルコニウム・シリサイド、ジルコニウム・シリサイドを用いることを特徴とする特許請求の範囲第1項記載の半導体装置。(3) 高融点金属の窒化物、炭化物又は硼化物としてチタン、タンタル、ジルコニウム、ハフニウム又はタングステンの窒化物、炭化物又は硼化物を用いることを特徴とする特許請求の範囲第1項記載の半導体装置。

(4)多結晶シリコン層の上に高融点金属をデポジットし、窒素雰囲気又はアンモニア雰囲気で熱処理

することにより高融点金属シリサイドと高融点金属窒化物との層を同時に形成することを特徴とする半期体装置の製造方法。

(5) 窒素雰囲気又はアンモニア雰囲気での熱処理は、 ランプ・アニール法により行なうことを特徴とす る特許請求の範囲第4項記載の半導体装置の製造 方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、集積回路の内部配線又はMOS型集積回路のゲート電極等の層の低抵抗化に関するものである。

(従来の技術)

第6図は、従来の内部配級又はゲート電極の構造を示す断面図である。同図において、1は半導体基板、2はゲート絶縁腹又はフィールド酸化腹等の絶縁膜、3は多結晶シリコン、4は高融点金属シリサイド、5はリンガラス等の絶縁膜、6はアルミ配線である。

第6図に示す多結晶シリコン3と高融点金属シ

特問昭63-12152 (2)

リサイド4の2層膜から成るゲート電極又は内部 配線は一般的に「ポリサイド」と呼ばれ、現在の 超しSI(例えば256kDRAM等)に広使 われている。このポリサイド構造は、ポリシリン・ゲートの延長線上に考案されたものであり、 ポリシリコン・ゲートMOSトランジスタとして ように、非常に薄いゲート絶縁膜(例えば100 人のSiO₂)の上で良好なゲート電極として作 用し、しかもフスクとして自己整合的に使用され、 たイオン注入後の高温フニールに耐え得る高い融 点を有している。

ポリサイド・ゲート構造は従来のポリシリコン・ゲートの抵抗を下げるために考案されたものであり、ポリシリコンのシート抵抗が20~50Ω/□であるのに対し、ポリサイド構造では1~7Ω/□のシート抵抗になり、内部配線として用いた場合の配線による遅延時間を大幅に減らすことが可能である。このため、ポリサイド構造を形成するシリサイドには、できるだけ抵抗の低い高融

あり、その目的とするところは、抵抗が極めて小さく、かつ、フッ酸等の薬品に対する耐性に優れたゲート電極又は内部配線を得ることにある。

(問題点を解決するための手段)

このような目的を達成するために本発明は、多 結晶シリコンの上部に高融点金属シリサイドと高 融点金属の窒化物、炭化物又は硼化物とから成る 2 層構造を形成するようにしたものである。

また、製造方法として、多結晶シリコン層の上 に高融点金属をデポジットし、窒素雰囲気又はア ンモニア雰囲気で熱処理することにより高融点金 属シリサイドと高融点金属窒化物とを同時に形成 するものである。

(作用)

本発明においては、ポリサイドのシート抵抗は 非常に低い値であり、またポリサイド構造は耐薬 品性に優れた構造である。

〔実 施 例〕

本発明に係わる半導体装置の一実施例を第1図 に示す。第1図において、7は高融点金属窒化膜 点金属シリサイドが望まれている。

(発明が解決しようとする問題点)

このような高融点金属シリサイドとして、現在の超LSIでは、モリブデン・シリサイド(MoSi₂)やタングステン・シリサイド(WSi₂)が使われている。モリブデン・シリサイドやタングステン・シリサイドが使われているのは、これらは融点が高く、耐薬品性に優れ、また材料的にも純度の高いものが供給されているためであるが、比抵抗は、モリブデン・シリサイドで100 μ Ω・ μ 0、タングステン・シリサイドで10 μ 0、 μ 0、むっと比抵抗の小さいチタン・シリサイド(比抵抗13~17 μ 0、 μ 0、の使用が望ましい。

しかしながら、チタン・シリサイドはフッ酸 (HF) に容易に溶解するため、半導体製造工程で多用されるフッ酸処理 (エッチングや洗浄) に対して耐性がなく使いにくいという大きな欠点を有している。

本発明はこのような点に鑑みてなされたもので

であり、同図において第6図と同一部分又は相当 部分には同一符号が付してある。

次に、本装置の構造を実現するための製造方法の一実施例を第2図~第5図を用いて説明する。まず、第2図回に示すように、シリコン基板1の表面にゲート絶縁膜又はフィールド酸化膜の絶縁膜2が形成され、さらにその上に多結晶シリコン

3が形成される。

次に多結晶シリコン3の上に、例えばスパッタ リング法により、金属チタン8をデポジットする (第2図(b))。

続いて窒素雰囲気又はアンモニア雰囲気で熱処理すると、第2図(のに示すように、金属チタン8は多結晶シリコン3と反応してチタン・シリサイド4が形成され、また上層では、窒素又はアンモニアと反応してチタン・ナイトライド7が形成される。

この無処理に際しては、酸素又は空気の混入を避けることが、チタンの表面が酸化されるのを防止し、有効に窒化反応を起こさせる上で極めて重要である。このため、ランプ・アニール法のような雰囲気を制御しやすい熱処理技術を用いることが大変有効である。

第3図は、多結晶シリコン上にスパッタリング 法により金属チタンを 70 nmデポジットした後 ランプ・アニール法により窒素雰囲気で 800 で ,60秒間の熱処理を行なった試料をヘリウム・

ドはフッ酸等の薬品に対して保護されない。窒素 雰囲気(特性曲線11)又はアンモニア雰囲気(特 性曲線12)では、チタン・ナイトライドが形成さ れてチタン・シリサイドの膜厚が減少するため、 シート抵抗は多少増加するが0.75 ロノ□(800℃)程度であり、従来のモリブデン・シリサイド ドやタングステン・シリサイドの3~5 Ωノ□と 比較すると、十分低い値であることが分かる。

この後、第2図(d)に示すように、写真製版技術を用いてパターニングを行なう。この際、パターン幅の制御性を向上させるため、通常、反応性イオン・エッチングが用いられるが、チタン・ナイトライドとチタン・シリサイドは全く同じ条件で反応性イオン・エッチングすることが可能であり、エッチング工程では何ら特別の工程は必要としない。

この後、通常のMOS・LSIの製造工程(図示せず)に従って、ソース・ドレイン形成のためのイオン注入や高温アニールを行ない、リンガラス等の絶縁膜をデポジットしてコンタクトホール

イオン(1.5MeV)の後方散乱法を用いて分析したものである。最表面には約30mmのチタン・ナイトライドTiNが形成され、その下に約90mmのチタン・シリサイドTiSi゚が形成されていることが分かる。こうして、多結品シリコン3、チタン・シリサイド4、チタン・ナイトライド7の3層膜から成る低抵抗の電極層が形成される。

この電極層のシート抵抗と熱処理温度との関係を熱処理雰囲気をパラメータとして第4図に示す。同図は、金属チタンの腹厚が115nmのときのデータを示すグラフであり、10はアンモニア雰囲気におけるシート抵抗を示す特性曲線、11は窒素雰囲気におけるシート抵抗を示す特性曲線、12はアルゴン雰囲気におけるシート抵抗を示す特性曲線である。

アルゴン雰囲気 (特性曲線 1 2) では、チクン・ナイトライドが形成されず、すべてチタン・シリサイドになるため、シート抵抗は 0.65 Ω / □ (8 0 0 ℃) まで低下するが、チクン・シリサイ

を開口し、アルミ配線を施す。これら一連の工程で必要とされるフッ酸等の薬品によるライト・エッチングや洗浄に対しては、チタン・ナイトライドが優れた耐薬品性を示すため、チタン・シリサイドが腐食する不具合は完全に防止することができる。

第5図は、チタン・シリサイドのみの1層膜およびチタン・ナイトライドとチタン・シリサイドの2層膜をフッ酸水溶液に浸した場合のシート抵抗は全の変化を示すグラフである。特性曲線21はチタン・シリサイドのみの1層膜の場合、特性曲線21は手タン・ナイドとチタン・シリサイドの3層膜の場合を示す。特性曲線21にはサイドの2層膜の場合を示す。特性曲線21にはサイドの3層膜のよチタン・シリサイドの3層膜では、チタン・シリサイドの2層膜では大くでは、チタン・ナイドの3層膜では対する保護膜として作用し、180秒浸してもシート抵抗は全く変化しないことが分かる。

特開昭63-12152 (4)

なお、上記実施例では、チタン・ナイトライドとチタン・シリサイドを例にとって説明したが、タンタル・シリサイド、ジルコニウム・シリサイド、ハフニウム・シリサイド又はタングステン・シリサイド並びにチタン、タンタル、ジルコニウム、ハフニウム、タングステンの窒化物、炭化物又は硼化物を用いても同様の効果を奏する。

(発明の効果)


以上説明したように本発明は、高融点金属シリサイドの上に高融点金属の変化物。 炭化物又は硼化物を形成したことにより、高融点金属シリサイドをフッ酸等の薬品から保護することができるので、非常にシート抵抗が低く、かつ、耐薬品性に優れたゲート電極又は内部配線の層を有する半導体装置を実現することができる効果がある。

4. 図面の簡単な説明


第1図は本発明に保わる半導体装置の一実施例 を示す断面図、第2図はその製造方法を説明する ための断面図、第3図はチタン・ナイトライドと チタン・シリサイドの2層構造が形成されている ことを示すグラフ、第4図はチタン・ナイトライドとチタン・シリサイドの2層構造を形成するための熱処理温度とシート抵抗の関係を示すグラフ、第5図はチタン・ナイトライドとチタン・シリサイドの2層膜がフッ酸に対して耐性を有することを示すグラフ、第6図は従来の半導体装置を示す断面図である。

1 …半導体基板、2.5 …絶縁膜、3 …多結晶 シリコン、4 …高融点金属シリサイド、6 …アル ミ配線、7 …高融点金属窒化膜。


代理人 大岩增雄



第 3 図



第4 図



特開昭63-12152 (6)

